■
次に買うマシンはSPARCかMIPSだろ、と言って5年間買ってない僕なのだが、それはいいとして、
http://journal.mycom.co.jp/articles/2009/03/12/sparc_viii_fx/index.html
へー
それはそうと、メモリモデルがSPARCの仕様で決まってるメモリモデルのうち、一番制約が強いものしか実装しないというのが不思議だな。
TSOといって、ロードが先行するストアを追いこすだけ、らしい。
p54
Total Store Order ― すべてのロードは、先行するロードとの順序を守り、すべて
のストアは、先行するロードとストアとの順序を守る。
アーキテクチャオタク「これからのマルチコア時代、様々なメモリモデルが柔軟に扱えて当然ですよね」 それ以外の人「どうせOSがTSOしかサポートしないんだからいらねーよ」
といった状況が予想される。
http://blogs.sun.com/eota/entry/sparc_memory_model_%E6%B6%99%E3%81%AE%E3%83%8F%E3%83%B3%E3%82%B0%E7%89%A9%E8%AA%9E_%E3%81%BE%E3%81%9F%E3%81%8B%E3%81%84%E3%81%A3
SolarisですらTSOしかサポートしてないらしい。今はどうか知らないが。
あれ？
http://mkosaki.blog46.fc2.com/blog-entry-703.html
バグだらけだからやめたというだけなのか…
x86がTSOと同じ制約(多分)でもなんとかなってるのだから、なんとかなるのだろうな…
ちなみに、PowerPCには、ページにMemory Coherency Requiredというビットがあって、これを0にしておくと…と思ったけど、これもほとんど実装されてないのか…
ふざけたメモリアクセス方法のオプションは良いCPUアーキテクチャを作るのがかっこよかった時代の名残なんだろうな…(か、どうかは知らない)
